Un flip-flop es un dispositivo capaz de permanecer en uno de dos estados durante un tiempo indefinido en ausencia de perturbaciones.
Pertenece a los circuitos secuenciales ya que su salida depende de la entrada presente y pasada.
Sirven como memoria básica para las operaciones de lógica secuencial y se usan normalmente en unidades llamadas registros, para el almacenamiento de datos numéricos binarios.
Es ampliamente utilizado en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas, dependiendo del tipo de entradas se dividen en:
- Asíncronos: sólo tienen entradas de control. El más empleado es el tipo RS.
- Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj.
Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Las entradas de control asíncronas prevalecen sobre las síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada).
Dentro de los síncronos activados por nivel están los tipos RS y D.
Dentro de los activos por flancos los tipos JK, T y D.
Los síncronos activos por flanco se crearon para eliminar las deficiencias de los latch (sincronizados por nivel).
Sus características principales son:
- Asumen solamente uno de dos posibles estados de salida.
- Tienen un par de salidas que son completamente una de la otra
- Tienen una o mas entradas que pueden causar que el estado cambie
Tipo de Flip-flop
- RS
- JK
- T
- D
RS
FLIP-FLOP RS
Este es el flip - flop básico, su símbolo es el siguiente:
El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lógicas. A continuación mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.
| Modo de operación | Entradas | Salidas | ||
| R | S | Q | Q | |
| Prohibido | 0 | 0 | 1 | 1 |
| Set | 0 | 1 | 1 | 0 |
| Reset | 1 | 0 | 0 | 1 |
| Mantenimiento | 1 | 1 | No cambia | |
Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q.
La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0.
La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados.
Da click aquí para conocer más de los Flip Flops
JK
El biestable JK es también llamado "biestable universal o Flip Flop Universal" debido a que con él, se pueden implementar otros tipos de biestable, como el biestable tipo D o el biestable tipo T.
En los siguientes diagramas se presentan un biestable o flip flop tipo JK y las conexiones adicionales que hay que hacer para poder implementar un biestable tipo D y un biestable tipo T
 |
| Biestable JK |
 |
| Biestable tipo D implementado con biestable JK |
 |
| Biestable tipo T implementado con biestable JK |
Este Flip Flop a parte de las entradas J y K y las salidas Q y Q, también tiene una entrada para la señal de reloj (CLK). (Esto significa que es sincrónico). La entrada de reloj del biestable se comporta de diferente manera dependiendo de las características del mismo.
Biestable JK activo por flanco
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misión es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada, según sea su diseño. Su denominación en inglés es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculación (toggle en inglés).
Biestable JK Maestro-Esclavo
Aunque aún puede encontrarse en algunos equipos, este tipo de biestable, denominado en inglés J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior.
Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.
Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitación:
Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitación:
q Q J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Siendo q el estado presente y Q el estado siguiente.
La ecuación característica del flip flop jk es: Q(t+1)=JQ´+K´Q la cual se obtiene de la tabla característica del flip flop.
Da click aquí para conocer más de los Flip Flops
| . | T |
El flip-flop T (proviene del término “Toogle” en inglés) es un circuito de almacenamiento temporal de 2 estados (alto y bajo) que cambia de estado cada vez que la entrada de reloj o sincronismo se dispara.
Si el valor del bit “T” es 1 (valor alto), el valor de salida cambia el negado del mismo, por otro lado, si el valor resulta ser 0 (bajo), se mantiene el nivel previo.
Se obtiene al unir entradas de control JK.
Ecuación:
Diagrama:
Tabla de verdad:
| T | Q | Q siguiente |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Da click aquí para conocer más de los Flip Flops
D
El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. El funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En función del modo de activación de dicha entrada de sincronismo, existen dos tipos:
- Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).
- Activo por flanco (de subida o de bajada).
| D | Q | QSiguiente |
| 0 | X | 0 |
| 1 | X | 1 |
Se diferencia del Latch Rs en que solo tiene una entrada, Además de la habilitación CK. Esta única entrada recibe el nombre de Entrada de datos D
La función del inversor es hacer que las entradas S y R, siempre sean el complemento la una de la otra, de esa forma un se tendrá la condición prohibida
Diagrama
